硅基11比特原子处理器：实现跨核自旋寄存器的高保真纠缠

为解决硅基量子计算中多核自旋寄存器间高保真非局域纠缠的扩展难题，研究人员构建了一个由两个多核自旋寄存器（4P和5P）通过电子交换相互作用连接的11比特原子处理器。该研究通过先进的校准与控制协议，实现了单比特与双比特门保真度均超过99%的高性能操作，并成功生成了高达8个核自旋的GHZ态。这一成果标志着在实现容错量子计算的14|15平台上迈出了关键一步。

在量子计算的赛道上，硅基量子比特因其与现有半导体工业的兼容性以及超长的相干时间，被视为实现大规模、实用化量子计算机的“种子选手”。其中，利用硅中磷原子核自旋作为数据比特的“14|15平台”更是备受瞩目。该平台通过将多个磷原子精确放置在纳米尺度内，使其通过超精细相互作用共享一个电子，从而形成一个天然的“多比特寄存器”。这种结构不仅支持高保真度的单比特和局域多比特门操作，还曾成功运行过小规模量子算法。

然而，通往实用化量子计算机的道路上横亘着一道关键障碍：如何将高保真度的纠缠操作扩展到多个独立的核自旋寄存器之间，实现非局域的“全连接”？这不仅是增加比特数量的必经之路，更是实现量子纠错码等复杂量子算法的核心要求。尽管此前的研究在单个寄存器内实现了高保真度的操作，但如何将这些“孤岛”连接起来，形成一个更大规模的、性能不降级的量子处理器，是领域内亟待解决的核心挑战。

为了攻克这一难题，来自Silicon Quantum Computing Pty Ltd和UNSW Sydney的研究团队在《Nature》杂志上发表了他们的最新成果。他们成功构建并表征了一个11比特的原子处理器，该处理器由两个多核自旋寄存器（一个4P，一个5P）通过电子交换相互作用连接而成。通过开发可扩展的校准与控制协议，研究人员不仅实现了单比特和双比特门保真度均超过99%的高性能操作，还成功演示了跨寄存器的非局域纠缠，并生成了高达8个核自旋的GHZ态。这一成果标志着在实现容错量子计算的14|15平台上迈出了关键一步。

关键实验方法

研究人员首先在硅-28同位素纯化衬底上，通过扫描隧道显微镜（STM）氢刻蚀技术，原子级精确地构建了包含两个多核自旋寄存器（4P和5P）的11比特处理器。该系统的核心是位于两个寄存器中的电子自旋（e₁和e₂），它们通过交换相互作用（J）耦合，而每个寄存器内的核自旋则通过超精细相互作用与各自的电子耦合。实验在约16 mK的极低温和约1.39 T的磁场下进行。通过单电子晶体管（SET）进行自旋-电荷转换，实现了对电子和核自旋的高保真度量子非破坏性（QND）读出。为了评估门操作性能，研究采用了单比特随机化基准测试（1Q-RB）和交错双比特随机化基准测试（2Q-RB）。此外，通过量子态层析（QST）技术，对生成的贝尔态和GHZ态进行了完整的密度矩阵重构，以精确评估纠缠态的保真度。

研究结果

11比特原子处理器的构建与单比特特性表征

研究人员成功构建了一个由两个多核自旋寄存器组成的11比特原子处理器。其中，一个寄存器包含4个磷原子核自旋（n₁-n₄）和一个共享电子（e₁），另一个寄存器包含5个磷原子核自旋（n₅-n₉）和一个共享电子（e₂）。两个寄存器通过电子交换相互作用连接，其中心间距被原子级精确地设计为13(1) nm，以实现约1.55 MHz的交换耦合强度（J）。通过拉比振荡、拉姆齐和哈恩回波测量，研究人员表征了所有比特的相干时间。结果显示，核自旋的相位相干时间（T₂^*）在1到46 ms之间，而哈恩回波时间（T₂^Hahn）则延长至3到660 ms。单比特随机化基准测试（1Q-RB）表明，除n₄外，所有比特的单比特门保真度均超过99.90%，其中n₅的保真度高达99.99%。这些优异的单比特性能为后续的多比特操作奠定了坚实基础。

高保真双比特门操作的实现

为了在处理器上执行多比特操作，研究人员首先评估了连接两个寄存器的“量子链路”的性能。通过交错双比特随机化基准测试（2Q-RB），他们测量了电子间受控旋转（CROT）门的保真度。在核自旋全部初始化为向下态（|↓⁴, ↓⁵?）的配置下，CROT门的保真度达到了99.64(8)%。此外，研究还发现，通过选择较小的交换耦合强度（J ≈ 1.55 MHz），可以在不同的核自旋配置下均获得超过99%的CROT门保真度。作为对比，研究人员还评估了局域核自旋间的几何CZ门保真度。在5P寄存器上，n₆和n₉之间的CZ门保真度达到了99.90(4)%，显著优于电子间的CROT门，证明了局域多比特操作的高保真度。

局域与非局域贝尔态的生成与表征

为了全面评估处理器的性能，研究人员系统地生成了所有可能的核自旋对之间的贝尔态。在单个寄存器内部（局域），他们实现了所有核自旋对的纠缠，其贝尔态保真度在91.4(5)%到99.5(1)%之间，其中最高值99.5(1)%是迄今为止半导体器件中报道的最高值。随后，他们利用电子交换相互作用，成功实现了跨两个寄存器的非局域纠缠。通过量子态层析，他们重构了非局域贝尔态（如n₄和n₉之间）的密度矩阵，平均保真度为97.2(9)%。对所有跨寄存器的核自旋对进行表征后，得到的非局域贝尔态保真度在87.0(4)%到97.0(2)%之间。保真度的变化主要与比特的超精细耦合强度、操作时间以及相干时间等因素有关。

非局域多比特GHZ态的生成

为了进一步验证处理器的全连接能力，研究人员生成了包含越来越多比特的GHZ态。他们首先生成了一个包含n₄、n₆和n₉的三比特GHZ态，通过全量子态层析测得的保真度为90.8(3)%。随后，他们通过扩展量子线路，成功生成了包含4到8个核自旋的GHZ态。通过测量Z基下的计数分布，他们观察到随着比特数的增加，理想态（全下或全上）的概率逐渐降低，而混合态的概率逐渐增加。尽管如此，所有生成的GHZ态保真度均超过了50%，这足以证明这些态是真正的N比特纠缠态。这一结果清晰地展示了该处理器在多个核自旋数据比特之间实现高效连接的能力。

结论与讨论

本研究通过电子交换相互作用耦合一个4P和一个5P寄存器，构建了一个11比特的原子处理器，在半导体器件中显著超越了以往互联比特的数量。在增加比特数的同时，研究团队成功保持了物理层面的高性能指标，其中双比特门保真度首次在硅基量子比特中达到了99.9%。通过系统性的表征，研究人员开发了可随寄存器数量线性扩展的定制化校准程序。利用两个寄存器中的电子自旋作为辅助比特，他们实现了对所有核自旋的高效单比特和多比特控制。这种高性能使得研究人员能够纠缠11比特系统中的每一对核自旋，其贝尔态保真度在寄存器内部达到91.4(5)%到99.5(1)%，在跨寄存器之间达到87.0(4)%到97.0(2)%。通过生成跨所有数据比特的多比特GHZ态，研究证明了纠缠可以保持多达8个核自旋。通过成功地在核自旋寄存器之间建立相干连接，同时保持优异的比特性能，本研究展示了14|15平台在未来实现量子纠错应用的关键能力。

在本工作中，门操作是在假设旁观比特保持预初始化状态的条件下进行的。未来的工作将侧重于在任意旁观比特状态下对性能进行基准测试，包括使用改进的随机化基准测试协议、门集层析和非马尔可夫过程层析来表征错误和泄漏通道。此外，由于小的超精细耦合限制了门速度，未来的处理器将通过原子级工程来优化超精细耦合，以进一步提升性能。