无损三维集成技术实现高密度二硫化钼环栅晶体管阵列的重大突破

本刊推荐：针对三维垂直堆叠过程中介电层沉积引起的界面掺杂导致MoS2环栅晶体管性能退化这一瓶颈问题，研究团队通过Sb2O3种子层界面工程策略开发了无损单片三维集成工艺。该技术实现了112个GAA FET器件阵列的规模化集成，平均导通电流密度达227 μA/μm，亚阈值摆幅接近60 mV/dec，TCAD仿真证实环栅结构比平面器件延迟降低46%。这项研究为高密度三维异质集成提供了界面无掺杂的介电层沉积解决方案。

随着半导体工艺节点不断微缩，传统硅基晶体管在三维集成中面临表面粗糙度和界面散射等物理极限挑战。二维半导体材料因其原子级平整表面和稳定的电学特性，被视为延续摩尔定律的关键突破口。然而，在三维堆叠过程中，二维材料与介电层的界面问题成为制约其规模化应用的瓶颈——传统的原子层沉积（ALD）工艺会在二硫化钼（MoS₂）表面产生氧空位缺陷，导致电子掺杂和阈值电压漂移，使得上层器件性能显著退化。

针对这一挑战，北京科技大学张跃、张现坤和张政团队在《National Science Review》发表了突破性研究成果。他们创新性地提出采用Sb₂O₃无机分子晶体作为种子层，通过物理气相沉积（PVD）与原子层沉积（ALD）相结合的混合集成方案，成功实现了大规模二硫化钼环栅晶体管（GAA FET）阵列的无损三维集成。该技术不仅解决了界面掺杂问题，还显著提升了器件均匀性和电流密度。

关键技术方法包括：采用二维切克劳斯基方法（2D Czochralski）在熔融玻璃基底上制备大面积单晶MoS₂薄膜；通过低温无损转移技术将MoS₂转移到图案化基底；利用Sb₂O₃种子层辅助沉积HfO₂高κ介电层；采用电子束光刻和等离子体刻蚀实现多层堆叠；通过Sentaurus Device软件进行TCAD仿真验证。

损失less dielectric integration for monolayer MoS2 GAA FETs

研究团队首先通过理论计算验证了Sb₂O₃/MoS₂界面的范德华相互作用特性，吸附能低至-22.80 meV/Ų，远低于HfO₂/MoS₂界面。能带偏移计算显示该界面具有1.09 eV的大导带偏移，有利于抑制电子隧穿。实验表征表明，种子层策略有效抑制了ALD过程中的氧空位掺杂，使拉曼光谱中的A_1g峰位偏移从2.54 cm^-1降至可忽略程度。

制备的双通道MoS₂ GAA FETs表现出优异的均匀性，顶层和底层器件的最大电流密度分别达到115.5 μA/μm和104.6 μA/μm，亚阈值摆幅分别为94.8 mV/dec和83.3 mV/dec。与无种子层策略相比，种子层辅助制备的器件导通电流提高19.4%，关态电流降低70.4%，亚阈值摆幅改善74.9%。

Electrical statistical characterization for monolayer MoS2 GAA FET arrays

在1 cm×1 cm芯片上集成了超过550个器件，其中112个双通道GAA MOSFET的统计结果显示，导通电流密度平均值达227.3 μA/μm，最高值达到335 μA/μm，亚阈值摆幅平均值仅为76.9 mV/dec，最低值接近理想值60.26 mV/dec。阈值电压变异系数仅为4.5%，开关电流比超过10¹⁰，展现了卓越的均匀性。

Simulation-assisted 3D integration of 2D materials

TCAD仿真结果与实验数据高度吻合，误差低于10%。仿真比较显示，双通道环栅结构比背栅器件延迟降低46.15%，比单通道环栅结构降低39.58%，证实了环栅结构在栅控能力和信号传输速度方面的优势。

该研究通过Sb₂O₃种子层辅助的二维高κ介电层沉积技术，成功解决了三维堆叠中的界面掺杂难题，实现了迄今报道中均匀性最佳（98.3%）的二硫化钼环栅晶体管阵列。这项技术不仅突破了传统半导体材料在高密度集成中的技术瓶颈，为未来三维逻辑电路和异质芯片提供了产业化兼容的技术路径，更重要的是建立了二维材料与硅基工艺之间的桥梁，为后摩尔时代半导体技术的发展开辟了新的方向。研究团队展示的低温工艺（180°C）和可扩展的堆叠方案，使得向更多层数延伸成为可能，为三维互补场效应晶体管（CFET）等先进架构的实现奠定了坚实基础。