绝缘体上的硅（SOI）技术已成为解决电子设备微型化过程中遇到的静电限制问题的关键方案。通过用埋藏氧化物（BOX）将活性硅膜与基底晶圆隔开，SOI减少了通往基底的泄漏路径，降低了寄生电容，并改善了通道的静电控制，这在短通道效应和工艺变异性主导器件行为时尤为重要[1]、[2]。在这种框架下，完全耗尽的SOI（FDSOI）相比体硅（bulk Si）和部分耗尽的SOI（PD-SOI）具有明显优势，因为它在运行过程中使用的是完全耗尽的超薄硅层。在FDSOI中，静电势主要由电容耦合和界面特性控制，而不是三维掺杂分布控制，从而最小化了随机掺杂波动的影响，减少了与结相关的泄漏，并实现了更快的开关速度和更低的待机功耗[3]、[4]。对于混合光电器件而言，超薄硅层的完全耗尽还有助于在整个活性区域形成更均匀的电场，减少了体硅中的陷阱效应和扩散相关损耗，从而提高了光载流子收集的效率以及器件响应的可重复性，而厚部分耗尽层中的中性区域可能成为复合和电荷存储的场所。
将二维（2D）纳米材料集成到FDSOI上进一步扩展了这一平台的功能，能够在最小的垂直占用面积内同时实现传输和光学响应的工程设计。石墨烯及相关材料（如还原氧化石墨烯（rGO）具有高光学透明度和高效的横向传输特性，使其成为光检测用超薄电极的理想选择[5]、[6]、[7]、[8]、[9]、[10]、[11]。特别是还原氧化石墨烯（rGO）作为一种可扩展且低温适用的石墨烯替代品，因为它可以从水悬浮液中沉积到大面积上并随后进行还原。rGO保留了渗透性的sp2网络，同时提供了可调的电子特性和与硅的电荷传输能力[12]、[13]、[14]、[15]、[16]、[17]。这些特性使得rGO特别适合用于Smart Cut FD-SOI晶圆，因为在这些晶圆上，CMOS兼容性和热预算限制促使采用基于溶液的低温集成方法。
迄今为止，石墨烯-Si光电探测器已被广泛研究，但大多数演示依赖于体硅肖特基结或SOI上的波导集成石墨烯器件，通常针对电信波长和光子电路集成。石墨烯/Si肖特基光电二极管能够在可见光和近红外范围内实现自供电或偏置检测，显示出优异的响应度[18]、[19]。同时，与SOI波导集成的石墨烯实现了紧凑且高速的光电探测器，通过增强引导几何结构中的光-物质相互作用，而石墨烯/SOI肖特基阵列已被提出用于可扩展的像素化实现[20]、[21]。RGO/Si异质结构也被研究作为低成本宽带光电探测器，但它们通常基于体硅实现，且常常受到界面态和传输限制的影响，从而限制了量子效率和噪声[22]。值得注意的是，虽然基于SOI的混合光电探测器可以表现出强大的性能，但许多先进的演示依赖于复杂的光子耦合（如波导、等离子体限制）或在与平面可见光检测截然不同的波长范围和几何结构下工作，这使得直接比较变得复杂。
在这里，我们通过将溶液处理的rGO薄膜直接集成到超薄的FDSOI堆栈上来制造AuPd/rGO/SOI混合光电探测器，解决了这一挑战。这项工作的创新之处有二：首先，FDSOI不仅用于实现与CMOS的兼容性，还作为一种电静特性明确的、完全耗尽的吸收层，有利于高效的光载流子收集和减少复合；其次，rGO覆盖层提供了一种透明的导电提取路径，补充了超薄硅层，而不会引入厚厚的、损耗较大的传输层。因此，该器件实现了高可见光响应度和低噪声水平。为了明确进步的程度，我们还将提供关键性能指标（响应度、EQE、工作偏压以及可用时的NEP/检测率）与近期文献中的代表性石墨烯-Si、绝缘体上的石墨烯（硅光子学）、石墨烯/SOI阵列和rGO/Si光电探测器进行定量比较，以便对我们的性能进行明确评估。
