面向超低功耗与高性能集成系统的需求，传统金属-氧化物-半导体场效应晶体管（MOSFET）架构已接近其基本静电学与热电子发射极限。在多种陡峭亚阈值器件概念中，负电容场效应晶体管（NCFET）已成为在室温下实现低于60 mV/dec亚阈值工作的有力候选方案。该研究提出了一种采用金属–铁电–绝缘体–半导体（MFIS）栅叠层、面向20-nm技术节点设计的无结锗（Ge）沟道 NCFET，并在其中引入铁电间隔层。基于物理机制的 TCAD 仿真表明，将铁电间隔层布置在靠近源区的位置，可显著增强内部栅控能力并强化负电容效应。所提出器件实现了 4.22×10−3A/μm 的开启电流和 2.1×10−11A/μm 的关断电流，对应 ION/IOFF 比值为 1.99×108。接近理想的 59 mV/dec 亚阈值摆幅、0.19 V 阈值电压以及 59 mV/V 的漏致势垒降低进一步证明了其优异的静电完整性。研究还分析了栅长缩放与铁电层厚度的影响，以评估器件对几何参数的敏感性及设计稳健性。总体结果表明，基于 MFIS 的无结 Ge 沟道 NCFET 是未来低功耗、高速逻辑平台的有前景候选器件。
该论文发表于《Micro and Nanostructures》，研究聚焦于低功耗纳米晶体管中负电容效应的结构优化问题。随着半导体器件持续微缩，传统互补金属氧化物半导体（CMOS）器件在短沟道效应、栅控能力退化以及亚阈值摆幅受玻尔兹曼极限约束等方面面临严峻挑战。即使 FinFET 和全栅环绕场效应晶体管（GAAFET）显著改善了沟道控制，仍难以突破室温下 60 mV/dec 的理论限制，因此难以同时满足超低功耗与高性能计算平台的要求。隧穿场效应晶体管虽可借助带间隧穿降低亚阈值摆幅，但在器件实现与综合性能方面仍存在限制。基于铁电材料负电容特性的 NCFET 因能够实现栅电势放大，被认为是突破传统热电子极限的重要技术路径。
在这一背景下，研究人员围绕 MFIS 型无结双栅 NCFET 展开研究，重点考察锗沟道结构中引入铁电间隔层后对器件电学性能的增强作用。论文指出，MFIS 结构由于缺乏 MFMIS 中的内部金属等势层，沟道方向上的极化分布往往不均匀，尤其在靠近源端区域，负电容效应相对较弱，导致表面势调控不足，从而制约器件亚阈值与导通特性。针对这一问题，研究人员提出在源侧附近设置铁电间隔层，以改善杂散电场分布并增强源端局部栅控，从而提高极化耦合效率与沟道势垒调制能力。研究结果表明，该结构不仅显著提高开启电流，还在维持极低关断电流的同时获得接近理想的亚阈值摆幅与较低的漏致势垒降低，显示出良好的静电完整性与低功耗潜力。
本文的核心意义在于，从器件结构设计角度提出了一种针对 MFIS 型 NCFET 极化不均问题的有效优化策略。与单纯依赖铁电层材料参数调控不同，研究通过在间隔层区域引入铁电功能，实现对内部电场与栅沟耦合关系的重构，从而提升无结 Ge 沟道器件在 20 nm 节点下的综合性能。这一结果对于发展兼具 CMOS 工艺兼容性、低功耗和高速开关能力的新型逻辑器件具有重要参考价值。
研究人员主要采用了基于物理模型的 TCAD 数值仿真方法，对无结双栅 MFIS 型 NCFET 的器件结构、电势分布与电流输运特性进行分析；通过比较不同间隔层构型，评估源侧铁电间隔层对负电容效应与栅控能力的影响；进一步结合栅长缩放和铁电层厚度变化，对器件几何敏感性与设计稳健性进行参数化研究。本文未报告生物样本或临床队列来源，研究对象为半导体器件仿真结构。
Device structure and simulation framework
论文首先介绍了负电容双栅晶体管基于栅叠层的两种基本类型，即金属–铁电–绝缘体–半导体（MFIS）与金属–铁电–金属–绝缘体–半导体（MFMIS）结构。研究指出，MFMIS 由于在铁电层与绝缘层之间存在金属层，可形成等势面，因而更适合采用集总电容分压模型进行分析；相比之下，MFIS 结构缺乏内部金属层，沿沟道方向的极化与电势分布更复杂。论文在此基础上构建了面向 20-nm 技术节点的无结双栅 NCFET 结构，并选择 Ge 作为沟道材料，以利用其优良载流子输运特性。研究目标是通过引入铁电间隔层，提高源侧局部电场调控能力，改善 MFIS 结构中负电容响应的空间非均匀性。
Results and discussion
论文的结果与讨论部分围绕 MFIS 型 NCFET 中极化分布不均匀这一核心问题展开。研究人员指出，在没有内部金属层的 MFIS 结构中，铁电层在栅压作用下虽会产生极化，但该极化并不能沿沟道保持均匀，特别是在靠近源端处，负电容增强效应较弱，表面势提升有限。这种空间不均匀性直接削弱了栅极对注入势垒的控制，不利于器件在低电压下获得陡峭开关特性。
为此，研究人员提出采用铁电间隔层替代常规介质间隔层。文中指出，传统 SiO
2 或 Si
3N
4 间隔层主要起到阻挡由极化产生的杂散通量线或边缘场的作用，而铁电间隔层则能够进一步参与局部电势调制。通过将铁电间隔层布置在源区附近，器件内部栅控能力得到显著增强，源端区域的负电容效应被进一步放大，从而改善沟道表面势分布与载流子注入条件。由仿真结果可知，这一设计使器件实现了 4.22×10
−3A/μm 的 I
ON 和 2.1×10
−11A/μm 的 I
OFF，I
ON/I
OFF 达到 1.99×10
8，说明导通能力与关断能力均表现优异。
在亚阈值与静电学特性方面，研究结果显示，该器件获得了 59 mV/dec 的近理想亚阈值摆幅（SS），阈值电压为 0.19 V，漏致势垒降低（DIBL）为 59 mV/V。这些指标共同表明，源侧铁电间隔层的引入显著改善了器件的栅控完整性，有效抑制了短沟道效应，并支持在低供电电压条件下实现高效开关。论文同时强调，这种性能提升来源于铁电极化对沟道电势的增强耦合，而双源侧铁电间隔层的采用能够缓解 MFIS 架构中极化非均匀的问题。
此外，研究人员还分析了栅长缩放与铁电层厚度对器件性能的影响。相关研究表明，这两个几何与材料参数对负电容增强效果以及器件整体静电响应具有重要影响，因此需要作为结构设计中的关键优化变量加以考虑。论文通过这一参数分析评估了所提结构的几何敏感性与设计稳健性，说明该方案不仅在特定尺寸下有效，而且具备一定的可扩展性与工程应用潜力。
Discussion
从讨论内容来看，论文重点强调了铁电间隔层在 MFIS 型无结 NCFET 中的作用机理，即通过改善源端局部极化与电势分布，增强内部电压放大效应，进而提升器件导通特性与亚阈值开关能力。与常规介质间隔层相比，铁电间隔层并非仅承担几何隔离功能，而是主动参与器件内部电场重构，因此能够更有效地补偿 MFIS 结构因缺乏内部金属层而导致的极化不均匀问题。研究还表明，Ge 沟道与 MFIS 负电容栅叠层的结合，可在低功耗逻辑器件中实现较高的性能收益。总体而言，本文从结构创新角度为新型陡峭亚阈值晶体管的优化提供了具有可行性的设计思路。
研究结论部分可译为：
该研究表明，在采用硅（Si）和锗（Ge）沟道的无结双栅负电容场效应晶体管（NCFET）中引入铁电间隔层，能够显著提升器件性能。开启态电流的提升归因于铁电极化效应，而在源侧采用双铁电（FE）间隔层则缓解了 MFIS 型构型中极化非均匀的问题。此外，研究还考察了栅长缩放和铁电层厚度的影响。综合结果说明，这一结构设计对于实现高性能、低功耗的下一代纳米电子器件具有重要价值。
