针对这一难题，Sonia Akter等人在《IEEE Open Journal of Circuits and Systems》发表论文，提出了一种创新的轻量级HRNG架构。该设计核心在于采用7位前馈移位寄存器(FFSR)作为伪随机源，通过动态熵注入机制整合四个单级环形振荡器的物理熵源，利用时钟抖动和亚稳态现象增强随机性。具体而言，研究团队在Altera Cyclone V FPGA上实现该设计，使用50MHz系统时钟，通过熵注入器中的4选1多路复用器动态选择环形振荡器输出，结合动态采样模块产生的亚稳态随机比特，最后经由三输入异或门进行后处理，有效保证了输出序列的统计平衡性。关键技术方法包括：1）构建包含四个单级环形振荡器(RO)的熵注入系统，通过外部环形振荡器动态选择熵源；2）设计7位前馈移位寄存器(FFSR)替代传统线性反馈移位寄存器(LFSR)，减少硬件开销；3）利用亚稳态现象和时钟抖动作为物理熵源；4）采用三输入异或门进行后处理，确保输出位均衡分布；5）使用Synopsys Design Compiler在45nm、32nm和14nm工艺节点进行综合，评估技术缩放特性。四、实验结果与性能分析A. 随机性测试验证研究团队生成了10组1,048,576位随机序列（总计约10.5Mbits），通过九种权威测试套件进行全面评估。AIS-31测试所有子项均通过，熵值达7.9971（阈值>7.976）。自相关测试在滞后5-100范围内p值均大于0.01，表明序列无显著自相关。偏差测试显示0/1分布接近理想比例（50.04% vs 49.96%），偏差率仅0.0841%。NIST SP800-22测试中，16项测试有14项通过率100%，仅游程测试和随机游走测试分别为8/10和9/10。NIST SP800-90B非IID测试全部通过，最小熵Hmin>0.5。TestU01套件16项测试中14项通过，仅Lempel-Ziv压缩和傅里叶谱测试未通过。B. 熵评估结果三种熵度量结果均接近理想值：香农熵为0.999998617，最小熵为0.998208083，碰撞熵为0.999997233。这些数据表明输出序列具有近乎完美的不可预测性，满足加密应用的高安全性要求。C. 硬件性能分析FPGA实现显示，该设计仅占用307个LUT（查找表）和584个寄存器，内存使用率为18.5%。功耗为427mW，在50MHz时钟下吞吐量达50Mbps。工艺缩放分析显示，从45nm到14nm节点，面积从24.91μm2缩减至13.2μm2，能量效率从181.7fJ/bit提升至6.5fJ/bit（改善96.4%）。在14nm工艺下，理论最高吞吐量可达8.33Gbps。
D. 与现有技术对比与同类工作相比，该设计在随机性测试覆盖面上显著领先（同时通过AIS-31、NIST SP800-22/90B、Diehard等），而仅使用6个单级环形振荡器，远少于文献[65]的114个多级振荡器。在相同Cyclone V FPGA平台上，其LUT使用量（307）低于多数对比方案，如[36]的1061 LUT和[65]的1531 LUT。虽然功耗（427mW）并非最低，但在资源使用效率和随机性质量间取得了最佳平衡。该研究通过创新性地结合FFSR架构与动态熵注入机制，成功实现了硬件效率与随机性质量的协同优化。实验结果表明，该HRNG在多种权威测试中表现优异，特别是在熵值指标和NIST合规性方面达到业界领先水平。工艺缩放分析证明了其在先进技术节点下的良好适应性，为物联网等资源受限环境提供了可靠的随机数生成解决方案。未来研究方向包括扩展熵注入电路频率范围、集成机器学习偏置校正技术，以及探索量子增强随机数生成器等，进一步提升后量子密码学应用中的安全性。
